コンテンツにスキップ
日昇 Docs

RV1126B 最小システム

コアボード（Core Board）は、電源管理チップ、DDR、EMMCを小型のモジュールに集積しており、必要な外部回路は非常にシンプルです。5V電源と基本的な周辺機器のみで最小システムを構築できます。システムの電源投入時は、ベースボードへの電流逆流がシステムの起動に影響を与えるのを防ぐため、必ずベースボードよりも先にコアボードの電源を投入してください。

RV1126B SoM 最小構成

RV1126B SoM 最小構成

コアボードの周囲には4つのM2位置決め穴があり、これらとベースボードのスタンドオフをネジで固定します。提供されるコアボードのフットプリントにはスタンドオフのはんだ付け位置が設けられており、モデルはTH-1.6-3.0-M2、仕様はM2φ4L3+1.5です。

注： デバッグとアップグレードの利便性のために、ベースボードを設計する際は必ず以下を設けてください：

    1. Recoveryボタンとリセットボタン
    1. デバッグシリアルポート（UART0）
    1. ADBインターフェース（USB_OTG）

2. リセット回路

リセット回路はリセットボタンと保護デバイスで構成され、コアボードのCPUとPMICを直接リセットします。リセット信号の電圧レベルは3.3Vで、コアボード内部にはすでに1KΩのプルアップ抵抗が接続されています。CPUのリセットには少なくとも10msの時間が必要です。

リセット信号

リセット信号

信号名デフォルト設定 (プルアップ/ダウン)接続方式の説明 (接続先)
SARADC_VIN1_KEY/RECOVERY1.8VへプルアップRecoveryダウンロードモードに直接接続（直結）
RESETn3.3VへプルアップCPUおよびPMICのリセットピンに直接接続（直結）

PCB設計の説明：

  • リセット信号は影響を受けやすい信号であるため、RESETnの配線はできるだけ短くし、DCDCやRFなどの強い干渉源から遠ざけてください。配線が長くなる場合はグラウンドシールド処理を推奨し、200milごとにGNDビアを追加してください。
  • CPUのリセットには最低10ms必要です。
  • コンデンサC203はコアボードのリセットピンの近くに配置してください。
  • 保護デバイスD83はスイッチS1の近くに配置してください。

3. Recoveryダウンロードモード回路

ボタンS2はLOADボタンで、CPUのSARADC_VIN1_KEY/RECOVERYに接続されています。LOADボタンを押した状態でリセットボタンを押すと、システムはLoaderダウンロードモードに入り、書き込みインターフェースを介してファームウェアをダウンロードできます。

Recovery信号

Recovery信号

信号名デフォルト設定 (プルアップ/ダウン)接続方式の説明 (接続先)
SARADC_VIN1_KEY/RECOVERY1.8VへプルアップRecoveryダウンロードモードに直接接続（直結）

PCB設計の説明：

  • SARADC_VIN1_KEY/RECOVERY信号は高速信号から遠ざけ、隣接層での配線や、高速信号の近くでのビアを通した層変更を禁止します。また、インダクタンス領域を横切らないでください。
  • 保護デバイスD84はボタンS2の近くに配置してください。

4. Maskromダウンロードモード回路

Maskromインターフェースはコアボード上のテストポイントを介して引き出され、CPUのBOOT_SARADC_IN0に接続されます。Maskromインターフェースをショートさせ、リセットボタンを押すと、システムはMaskromダウンロードモードに入ります。これは通常、システムファームウェアが破損してボードが「文鎮化」した場合にのみ使用されます。正常なファームウェアのダウンロードにはLoaderモードを使用してください。

MaskROMテストポイントの位置

MaskROMテストポイントの位置

信号名デフォルト設定 (プルアップ/ダウン)接続方式の説明 (接続先)
BOOT_SARADC_IN01.8VへプルアップMaskromダウンロードモードに直接接続（直結）

5. デバッグシリアルポート

UART0はシステムのデバッグシリアルポートで、すべてのインタラクション情報を出力でき、シェルコマンドの入力も可能です。一般的なシリアルポートとしては使用できません。EASY-EAI-Nano-TBメインボードでは、CH340C変換チップを追加し、UART0をUSB信号に変換しています。TYPE-Cケーブルを挿入するだけでPCと接続して使用できます。電圧レベルは3.3Vです。

デバッグ用UART回路

デバッグ用UART回路

信号 (Signal)接続方式 (Connection Method)説明 (Description)
UART0_RX_DBG22Ωのバッファ抵抗（ダンピング抵抗）を直列に接続シリアルポート受信信号
UART0_TX_DBG22Ωのバッファ抵抗（ダンピング抵抗）を直列に接続シリアルポート送信信号

5.1 PCB設計の推奨事項

  • 保護部品（D83、ED27）はUSBコネクタの近傍に配置すること。
  • USB 2.0の配線要件：
パラメータ规格要求 (Specification)
USB 2.0 配線インピーダンス差動 90Ω ±10%
差動ペア内配線長差（スキュー）< 20mil
配線長< 6 inch
各信号の許容ビア数推奨4個以下、最大6個まで

6. TYPE-C書き込みインターフェース

ファームウェアのダウンロードとアプリケーションのデバッグに使用されます。USB30_OTG0_VBUSDETはUSB OTGの挿入検出ピンで、検出電圧は3.3Vです。USB30_OTG0_IDピンはHostとDeviceモードの切り替えに使用され、HighレベルでDeviceモード、LowレベルでHostモードになります（CPU内部で1.8Vにプルアップされているため、デフォルトはDeviceモードです）。

Type-C 書き込みインターフェース回路

Type-C 書き込みインターフェース回路

信号名 (Signal Name)接続方式 (Connection Method)説明 (Description)
USB_OTG_N2.2Ω抵抗を直列接続USB HS/FS/LSモードのデータ入力/出力
USB_OTG_P2.2Ω抵抗を直列接続USB HS/FS/LSモードのデータ入力/出力
USB30_OTG0_IDOTG0のID信号に直結OTG0のID信号
USB30_OTG0_VBUSDET抵抗分圧による検出OTG0の挿入検出信号