通信・ネットワーク関連
1. ギガビットイーサネット回路
RV1126Bチップは1つのGMACコントローラを備えており、RMII/RGMIIインターフェースを提供して外部イーサネットPHYチップを拡張するか、内蔵のFEPHYに切り替えることができます（同時使用は不可） [cite: 1]。10/100/1000 MbpsのRGMIIインターフェースをサポートします [cite: 1]。
ギガビットイーサネット回路
RGMII信号説明
| 信号 | 接続方式 | 説明 |
|---|---|---|
| RGMII_TXD0 / RGMII_TXD1 / RGMII_TXD2 / RGMII_TXD3 | 0Ω抵抗を直列に予約配置（RV1126B側付近） | データ送信 |
| RGMII_TXEN | 0Ω抵抗を直列に予約配置（RV1126B側付近） | データ送信イネーブル（立ち上がりエッジ）およびデータ送信エラー（立ち下がりエッジ） |
| RGMII_TXCLK | 0Ω抵抗を直列に予約配置（RV1126B側付近） | データ送信リファレンスクロック |
| RGMII_RXD0 / RGMII_RXD1 / RGMII_RXD2 / RGMII_RXD3 | 22Ω抵抗を直列に接続（PHY側付近） | データ受信 |
| RGMII_RXDV_CRS | 22Ω抵抗を直列に接続（PHY側付近） | データ受信有効（立ち上がりエッジ）および受信エラー（立ち下がりエッジ） |
| RGMII_RXCLK | 22Ω抵抗を直列に接続（PHY側付近） | データ受信リファレンスクロック |
| ETH0_REFCLKO_25M | 0Ω抵抗を直列に予約配置（RK3588側付近） | RK3588がPHY水晶振動子の代わりに25MHzクロックを提供 |
| RGMII_MCLKINOUT | 出力モード：0Ω抵抗を直列に予約配置（RK3588側付近） 入力モード：22Ω抵抗を直列に接続（PHY側付近） | PHYからMACへ125MHzを送信（オプション） |
| RGMII_MDC | 0Ω抵抗を直列に予約配置（RK3588側付近） | 管理データクロック |
| RGMII_MDIO | 外部で1.5k～1.8kΩのプルアップ抵抗を接続 | 管理データ入出力 |
| RGMII_RSTn_L | プルアップ | PHYリセット信号 |
RGMII/RMIIインターフェース設計時の注意事項：
- GMIIモードでは、RV1126Bチップ内部のTX/RXクロックパスにディレイライン（delayline）が統合されており、調整をサポートしています [cite: 1]。リファレンス図のデフォルト設定では、TXCLKとデータ間のタイミングはMACによって制御され、RXCLKとデータ間のタイミングはPHYによって制御されます（例：8211F/FIを使用する場合、RXCLKはデフォルトで2nsの遅延が有効になっています。他のPHYを使用する場合は、この設定に注意してください） [cite: 1]。
- Ethernet PHYのリセット信号はGPIOで制御する必要があり、GPIOの電圧レベルはPHYのI/O電圧レベルと一致させる必要があります [cite: 1]。静電気への耐性を強化するため、PHYのピン付近に100nFのコンデンサを追加する必要があります [cite: 1]。注意：8211F/FIのリセットピンは3.3Vレベルのみをサポートしています [cite: 1]。
- 8211F/FIのINTB/PMEBはオープンドレイン出力であるため、外部にプルアップ抵抗を追加する必要があります [cite: 1]。
- PHYに外部水晶振動子を使用する場合、水晶のコンデンサは実際に使用する水晶振動子の負荷容量値に基づいて選択し、周波数偏差を+/-20ppm以内に制御してください [cite: 1]。
- 8211F/FIのRSETピンに外付けする抵抗は2.49kΩ（精度1%）であり、任意に変更してはいけません [cite: 1]。
- PHYの初期化ハードウェア設定は、実際の要件と一致させる必要があります [cite: 1]。
- MDIOには外部にプルアップ抵抗を追加する必要があり、1.5k～1.8kΩを推奨します [cite: 1]。また、プルアップ電源はI/O電源と一致させる必要があります [cite: 1]。
- トランス（ネットワークトランス）のセンタータップの接続は、各Ethernet PHYメーカーのリファレンス設計に従う必要があります [cite: 1]。PHYメーカーによって接続方式が異なるためです [cite: 1]。
- 1000pFの絶縁コンデンサには高圧安全規格コンデンサを使用し、落雷に対する安全性を確保するために十分な沿面距離（電気的クリアランス）を設けることを推奨します [cite: 1]。
- ネットワークトランス高圧側の75Ω抵抗には、0805サイズ以上のパッケージを採用することを推奨します [cite: 1]。
- 落雷保護レベルで4KV以上を達成するには、サージアレスタ（防雷管）を追加する必要があります [cite: 1]。通常の絶縁トランスでは2KVレベルの要件しか満たせません [cite: 1]。
- 落雷の差動テスト要件がある場合は、MDI差動ペア間にTVSダイオードを追加する必要があります [cite: 1]。
- RJ45のパッケージ（フットプリント）と回路図が一致しているかを必ず確認してください [cite: 1]。RJ45には「Tab down」と「Tab up」があり、信号の順序がちょうど逆になります [cite: 1]。8211F/FIを使用する場合は、MDIの配線順序が揃う「Tab down」の採用を推奨します [cite: 1]。
PCB設計の説明：
- リセット信号は影響を受けやすいため、高速信号から分離する必要があります [cite: 1]。
- 水晶発振子回路の配置を優先し、ビアを避けるためにチップと同じ層に配置し、できるだけ近くに配置してください [cite: 1]。水晶の配線は完全にグラウンドで覆う必要があります [cite: 1]。
| パラメータ | 要件 |
|---|---|
| 配線インピーダンス | シングルエンド 50Ω ±10% |
| (TXD-3, TXEN) と TXCLK の等長 | < 120mil |
| (RXD-3, RXDV) と RXCLK の等長 | < 120mil |
| 配線長 | < 5インチ |
| RGMII信号線間のスペース（エアギャップ） | RGMII配線幅の2倍以上を推奨 |
| RGMIIと他の信号線とのスペース（エアギャップ） | RGMII配線幅の3倍を推奨、最低でもRGMII配線幅の2倍 |
7. WiFi + Bluetooth回路
メインボードのWiFiモジュールにはLierda DB37モジュールを採用しており、WiFi 6 + Bluetooth + StarFlash（星閃）をサポートしています [cite: 1]。IEEE 802.11b/g/n/ax@2.4G、BLE5.2、およびSLE1.0標準通信プロトコルをサポートし、SDIO 2.0インターフェースを備えています [cite: 1]。
WiFi + Bluetooth回路
WiFi + Bluetooth信号説明
| 信号 | 接続方式 | 説明 |
|---|---|---|
| SDMMC0_D[3:0] | 33Ω抵抗を直列に接続、4.7kΩプルアップ抵抗を使用 | SDデータの送受信 |
| SDMMC0_CLK | 33Ω抵抗を直列に接続 | SDクロック送信 |
| SDMMC0_CMD | 33Ω抵抗を直列に接続該当I/O内部のプルアップ抵抗を使用 | SDコマンドの送受信 |
| WIFI_WAKE_HOST_H | 直接接続 | Wi-FiからのCPUウェイクアップ |
| WIFI_ON | 直接接続 | Wi-Fiモジュールの電源イネーブル |
PCB設計の説明：
SDIO配線説明
| パラメータ | 要件 |
|---|---|
| SDIO配線インピーダンス | シングルエンド 50Ω ±10% |
| クロックとデータ間の等長 | < 120mil |
| 配線長 | < 4インチ |
| SDIO信号線間のスペース | 最低でもSDIO配線幅の2倍 |
8. MINI-PCIEインターフェース回路
メインボードは1組のMINI-PCIEインターフェースをサポートし、USB 2.0信号とSIMカードスロット信号をサポートしますが、PCIE信号はサポートしていません [cite: 1]。USB信号の4Gモジュールなどを挿入できます [cite: 1]。電源は独立したDC-DC電源モジュールを使用し、最大2Aをサポートします [cite: 1]。
MINI-PCIEインターフェース回路
MINI-PCIEインターフェース説明
| 信号 | 接続方式 | 説明 |
|---|---|---|
| WAKEUP_OUT | プルアップ | スリープ制御。Lowレベルでスリープ状態、Highレベルでウェイクアップ |
| r | 2.2Ω抵抗を直列に接続 | USB HS/FS/LSモードのデータ入出力 |
| PCIE_HOST4_DP | 2.2Ω抵抗を直列に接続 | （同上） |
| 4G_RESET | プルアップ | モジュールリセット信号 |
PCB設計の説明：
USB 2.0配線説明
| パラメータ | 要件 |
|---|---|
| USB 2.0配線インピーダンス | 差動 90Ω ±10% |
| 差動ペア内の最大配線長差（スキュー） | < 20mil |
| 配線長 | < 6インチ |
| 各信号で許容されるビア数 | 4個以下を推奨、最大でも6個を超えないこと |