4. 多媒体相关
1 MIPI DSI 电路
RV1126B 内置 MIPI DPHY DSI TX，支持 MIPI V1.2 版本，合计支持 4 条 Lane，最大传输速率为 1.5Gbps/Lane。最大分辨率为 1920x1080@60Hz。
💡MIPI DPHY DSI TX 接口设计注意事项：
- 支持 1/2/4 Lane 模式。1 Lane 时默认使用 D0，2 Lane 时默认使用 D0/D1。
- MIPI 数据 Lane 不支持 Lane 间交换，需要一一对应连接。同时，Lane 内部也不支持 P/N 极性互换。
- 通过连接器进行板对板（BtoB）连接时，建议串联电阻（以 2.2Ω 为参考值，最终应设置为满足 SI 测试标准的数值），并预留 TVS 二极管焊盘。
MIPI DSI 电路
表 MIPI DSI 信号说明
| 信号 | 连接方式 | 说明 |
|---|---|---|
| MIPI_DPHY0_TX_D0N / MIPI_DPHY0_TX_D0P | 直连。为抑制电磁辐射（EMI），建议预留共模电感焊盘。 | MIPI_DPHY0_TX 数据 Lane0 输出 |
| MIPI_DPHY0_TX_D1N / MIPI_DPHY0_TX_D1P | 直连。为抑制电磁辐射（EMI），建议预留共模电感焊盘。 | MIPI_DPHY0_TX 数据 Lane1 输出 |
| MIPI_DPHY0_TX_D2N / MIPI_DPHY0_TX_D2P | 直连。为抑制电磁辐射（EMI），建议预留共模电感焊盘。 | MIPI_DPHY0_TX 数据 Lane2 输出 |
| MIPI_DPHY0_TX_D3N / MIPI_DPHY0_TX_D3P | 直连。为抑制电磁辐射（EMI），建议预留共模电感焊盘。 | MIPI_DPHY0_TX 数据 Lane3 输出 |
| MIPI_DPHY0_TX_CLKN / MIPI_DPHY0_TX_CLKP | 直连。为抑制电磁辐射（EMI），建议预留共模电感焊盘。 | MIPI_DPHY0_TX 时钟输出 |
| MIPI_DSI0_PWM | 直连 | 显示屏背光亮度控制信号 |
| MIPI_DSI0_RST | 上拉 | 显示屏复位信号 |
| RST_TOUCH | 上拉 | 电容式触摸屏复位信号 |
| INT_TOUCH | 上拉 | 电容式触摸屏中断信号 |
| I2C_SCL_TP0 | 上拉 | 电容式触摸屏 I2C 时钟信号 |
| I2C_SDA_TP0 | 上拉 | 电容式触摸屏 I2C 数据信号 |
1.1 PCB 设计建议
- 所有 ESD 保护器件都应放置在接口位置。
- I2C 时钟信号需要单独进行接地保护（GND 屏蔽/包地），为防止对外辐射干扰，每隔 200mil 至少添加 1 个 GND 过孔。
表 布线要求 - MIPI-DPHY
| 参数 | 要求 |
|---|---|
| 布线阻抗 | 差分 100Ω ±10%（优先选择目标阻抗 100Ω；如果 PCB 叠层无法满足 100Ω，至少应确保 95Ω ±10% 的阻抗。） |
| 差分对内最大延迟差（Skew） | < 6mil |
| 时钟与数据之间的等长布线 | < 12mil |
| 布线长度 | < 6 英寸 |
| 每个信号允许的过孔数量 | 建议不超过 4 个 |
| 差分对之间的间距（Air gap） | 建议不小于 MIPI 线宽的 4 倍，至少保证 MIPI 线宽的 3 倍 |
| MIPI 与其他信号线之间的间距（Air gap） | 建议不小于 MIPI 线宽的 4 倍，至少保证 MIPI 线宽的 3 倍 |
2 MIPI CSI 电路
RV1126B 配备 2 路 MIPI CSI RX 输入，均支持 MIPI V1.2 版本，单 Lane 最大传输速率为 2.5Gbps/Lane。在实际应用中，可将每个端口的 1x4 Lane 拆分为 2x2 Lane 输入，从而最多同时支持 4 路 MIPI CSI RX 输入。不过，由于核心板（SoM）仅引出了 2 路 MIPI CSI CLK，因此实际仅支持 2 路 MIPI CSI RX 输入。
MIPI CSI 电路
表 MIPI CSI 信号
| 信号 | 连接方式 | 概要 |
|---|---|---|
| MIPI_CSI0_RX_D0P MIPI_CSI0_RX_D0N | 直连。为抑制辐射噪声（EMI），建议预留共模电感焊盘。 | MIPI CSI0 数据 Lane0 输入 |
| MIPI_CSI0_RX_D1P MIPI_CSI0_RX_D1N | 直连。为抑制辐射噪声（EMI），建议预留共模电感焊盘。 | MIPI CSI0 数据 Lane1 输入 |
| MIPI_CSI0_RX_D2P MIPI_CSI0_RX_D2N | 直连。为抑制辐射噪声（EMI），建议预留共模电感焊盘。 | MIPI CSI0 数据 Lane2 输入 |
| MIPI_CSI0_RX_D3P MIPI_CSI0_RX_D3N | 直连。为抑制辐射噪声（EMI），建议预留共模电感焊盘。 | MIPI CSI0 数据 Lane3 输入 |
| MIPI_CSI0_RX_CLK0P MIPI_CSI0_RX_CLK0N | 直连。为抑制辐射噪声（EMI），建议预留共模电感焊盘。 | MIPI CSI0 时钟0 输入 |
| MIPI_CSI0_CLK | 直连 | MIPI CSI0 主时钟 |
| MIPI_CSI0_PWDN | 直连 | MIPI CSI0 使能信号 |
| MIPI_CSI0_RST | 上拉 | MIPI CSI0 复位信号 |
2.1 PCB 设计说明（MIPI 通用）
- I2C 时钟信号需要单独进行接地屏蔽（GND Guard Trace/包地）。为防止对外辐射干扰，请每隔 200mil 至少添加 1 个 GND 过孔。
- MIPI_CSI 的布线（走线）要求如下：
| 参数 | 要求 |
|---|---|
| 布线阻抗 | 差分 100Ω ±10% (目标阻抗优先采用 100Ω。即使因 PCB 层叠结构难以实现 100Ω，也至少应满足 95Ω ±10%。) |
| 差分对内最大延迟差（对内 Skew） | < 6mil |
| 时钟与数据之间的等长（对间 Skew） | < 12mil |
| 布线长度 | < 6inch |
| 每个信号允许的过孔数量 | 建议不超过 4 个 |
| 差分对之间的间距（Airgap） | 建议不小于 MIPI 线宽的 4 倍。最低也应保证 3 倍。 |
| MIPI 与其他信号之间的间距（Airgap） | 建议不小于 MIPI 线宽的 4 倍。最低也应保证 3 倍。 |
3. 音频电路
3.1 DSM 音频接口电路
DSM（Digital Signal Modulator）音频会将音频 PCM 数据直接转换为 1bit 信号流并输出 。接口输出的数字信号经过 RC 低通滤波处理后，作为模拟音频信号输出。
DSM 音频接口电路
DSM 音频接口信号
| 信号 | 连接方式 | 说明 |
|---|---|---|
| DSM_AUD_RP | 串联连接 RC 低通滤波器 | DSM 输出右声道 P 端 |
| DSM_AUD_RN | 串联连接 RC 低通滤波器 | DSM 输出右声道 N 端 |
DSM 音频接口设计注意事项：
- 不要删除 DSM 输出端的 RC 滤波电路。
- 不能将差分音频输出拆分为 2 路单端音频输出使用。同时，由于音质会下降，不建议使用单端模式。
- SAI2_SDO 在内部连接到 DSM 模块，因此使用 DSM 模块时，外部 SAI2_SDO 不能使用。
3.1.1 PCB 设计建议
- 音频信号需要与高速数字信号隔离。
- 整个音频区域需要设置独立的音频地（大面积铺地）。
3.2 MIC（麦克风）电路
主板集成了一组 MIC 差分输入接口。支持差分和单端 MIC 输入，下图为差分 MIC 输入参考电路。
麦克风电路
表 耳机电路信号说明
| 信号 | 连接方式 | 说明 |
|---|---|---|
| MIC0_P | 串联连接电阻和电容（RC） | AUDIO ADC 差分信号 MICP 输入 |
| MIC0_N | 串联连接电阻和电容（RC） | AUDIO ADC 差分信号 MICN 输入 |
Audio ADC 接口设计注意事项：
- 不能将 MIC 的差分输入拆分为 2 路单端输入使用 。
- 所有输入接口都可以作为 LINE_IN 或 MIC_IN 输入通道使用。当输入设备为无源 MIC（如电容麦克风）时，需要提供 1.8V 偏置电压。有源输入设备则不需要。
- MIC 输入的偏置电压处请预留 RC 电路，以改善电源噪声。
3.2.1 PCB 设计建议
- 音频信号需要与高速数字信号隔离。
- 整个音频区域需要设置独立的音频地（大面积铺地）。