5. 通信与网络相关
1. 千兆以太网电路
RV1126B 芯片内置 1 个 GMAC 控制器，可提供 RMII/RGMII 接口，用于扩展外部以太网 PHY 芯片，或切换使用内置 FEPHY（二者不可同时使用） [cite: 1]。支持 10/100/1000 Mbps 的 RGMII 接口 [cite: 1]。
千兆以太网电路
RGMII 信号说明
| 信号 | 连接方式 | 说明 |
|---|---|---|
| RGMII_TXD0 / RGMII_TXD1 / RGMII_TXD2 / RGMII_TXD3 | 预留 0Ω 电阻串联（靠近 RV1126B 侧） | 数据发送 |
| RGMII_TXEN | 预留 0Ω 电阻串联（靠近 RV1126B 侧） | 数据发送使能（上升沿）以及数据发送错误（下降沿） |
| RGMII_TXCLK | 预留 0Ω 电阻串联（靠近 RV1126B 侧） | 数据发送参考时钟 |
| RGMII_RXD0 / RGMII_RXD1 / RGMII_RXD2 / RGMII_RXD3 | 串联 22Ω 电阻（靠近 PHY 侧） | 数据接收 |
| RGMII_RXDV_CRS | 串联 22Ω 电阻（靠近 PHY 侧） | 数据接收有效（上升沿）以及接收错误（下降沿） |
| RGMII_RXCLK | 串联 22Ω 电阻（靠近 PHY 侧） | 数据接收参考时钟 |
| ETH0_REFCLKO_25M | 预留 0Ω 电阻串联（靠近 RK3588 侧） | RK3588 提供 25MHz 时钟，用于替代 PHY 晶振 |
| RGMII_MCLKINOUT | 输出模式：预留 0Ω 电阻串联（靠近 RK3588 侧） 输入模式：串联 22Ω 电阻（靠近 PHY 侧） | PHY 向 MAC 发送 125MHz（可选） |
| RGMII_MDC | 预留 0Ω 电阻串联（靠近 RK3588 侧） | 管理数据时钟 |
| RGMII_MDIO | 外部连接 1.5k～1.8kΩ 上拉电阻 | 管理数据输入/输出 |
| RGMII_RSTn_L | 上拉 | PHY 复位信号 |
RGMII/RMII 接口设计注意事项：
- 在 GMII 模式下，RV1126B 芯片内部的 TX/RX 时钟路径集成了延迟线（delayline），并支持调节 [cite: 1]。参考图的默认设置中，TXCLK 与数据之间的时序由 MAC 控制，RXCLK 与数据之间的时序由 PHY 控制（例如使用 8211F/FI 时，RXCLK 默认启用 2ns 延迟。使用其他 PHY 时，请注意该设置） [cite: 1]。
- Ethernet PHY 的复位信号需要由 GPIO 控制，并且 GPIO 的电平需要与 PHY 的 I/O 电平保持一致 [cite: 1]。为增强抗静电能力，需要在 PHY 引脚附近增加 100nF 电容 [cite: 1]。注意：8211F/FI 的复位引脚仅支持 3.3V 电平 [cite: 1]。
- 8211F/FI 的 INTB/PMEB 为开漏输出，因此需要在外部增加上拉电阻 [cite: 1]。
- 如果 PHY 使用外部晶振，晶振电容需要根据实际使用晶振的负载电容值进行选择，并将频率偏差控制在 +/-20ppm 以内 [cite: 1]。
- 8211F/FI 的 RSET 引脚外接电阻为 2.49kΩ（精度 1%），不得随意更改 [cite: 1]。
- PHY 的初始化硬件配置需要与实际需求一致 [cite: 1]。
- MDIO 需要在外部增加上拉电阻，推荐 1.5k～1.8kΩ [cite: 1]。同时，上拉电源需要与 I/O 电源一致 [cite: 1]。
- 变压器（网络变压器）中心抽头的连接需要遵循各 Ethernet PHY 厂商的参考设计 [cite: 1]。这是因为不同 PHY 厂商的连接方式可能不同 [cite: 1]。
- 1000pF 隔离电容应使用高压安全规格电容，并建议预留足够的爬电距离（电气间隙），以确保雷击防护安全性 [cite: 1]。
- 网络变压器高压侧的 75Ω 电阻，建议采用 0805 或以上尺寸封装 [cite: 1]。
- 若要达到 4KV 以上的雷击防护等级，需要增加浪涌保护器（防雷管） [cite: 1]。普通隔离变压器通常只能满足 2KV 等级要求 [cite: 1]。
- 如有雷击差模测试要求，需要在 MDI 差分对之间增加 TVS 二极管 [cite: 1]。
- 请务必确认 RJ45 的封装（Footprint）与原理图一致 [cite: 1]。RJ45 有“Tab down”和“Tab up”两种形式，其信号顺序刚好相反 [cite: 1]。使用 8211F/FI 时，建议采用 MDI 走线顺序一致的“Tab down”形式 [cite: 1]。
PCB 设计说明：
- 复位信号容易受到影响，因此需要与高速信号隔离 [cite: 1]。
- 应优先布置晶振电路，为避免过孔，应与芯片放置在同一层，并尽量靠近芯片 [cite: 1]。晶振走线需要完整接地包覆 [cite: 1]。
| 参数 | 要求 |
|---|---|
| 走线阻抗 | 单端 50Ω ±10% |
| (TXD-3, TXEN) 与 TXCLK 等长 | < 120mil |
| (RXD-3, RXDV) 与 RXCLK 等长 | < 120mil |
| 走线长度 | < 5 英寸 |
| RGMII 信号线之间的间距（空气间隙） | 建议不小于 RGMII 走线宽度的 2 倍 |
| RGMII 与其他信号线之间的间距（空气间隙） | 建议为 RGMII 走线宽度的 3 倍，最低不小于 RGMII 走线宽度的 2 倍 |
7. WiFi + Bluetooth 电路
主板 WiFi 模块采用 Lierda DB37 模块，支持 WiFi 6 + Bluetooth + StarFlash（星闪） [cite: 1]。支持 IEEE 802.11b/g/n/ax@2.4G、BLE5.2 以及 SLE1.0 标准通信协议，并具备 SDIO 2.0 接口 [cite: 1]。
WiFi + Bluetooth 电路
WiFi + Bluetooth 信号说明
| 信号 | 连接方式 | 说明 |
|---|---|---|
| SDMMC0_D[3:0] | 串联 33Ω 电阻，使用 4.7kΩ 上拉电阻 | SD 数据收发 |
| SDMMC0_CLK | 串联 33Ω 电阻 | SD 时钟发送 |
| SDMMC0_CMD | 串联 33Ω 电阻，使用对应 I/O 内部上拉电阻 | SD 命令收发 |
| WIFI_WAKE_HOST_H | 直接连接 | Wi-Fi 唤醒 CPU |
| WIFI_ON | 直接连接 | Wi-Fi 模块电源使能 |
PCB 设计说明：
SDIO 走线说明
| 参数 | 要求 |
|---|---|
| SDIO 走线阻抗 | 单端 50Ω ±10% |
| 时钟与数据之间等长 | < 120mil |
| 走线长度 | < 4 英寸 |
| SDIO 信号线之间的间距 | 最低不小于 SDIO 走线宽度的 2 倍 |
8. MINI-PCIE 接口电路
主板支持 1 组 MINI-PCIE 接口，支持 USB 2.0 信号和 SIM 卡槽信号，但不支持 PCIE 信号 [cite: 1]。可插入使用 USB 信号的 4G 模块等设备 [cite: 1]。电源采用独立 DC-DC 电源模块，最大支持 2A [cite: 1]。
MINI-PCIE 接口电路
MINI-PCIE 接口说明
| 信号 | 连接方式 | 说明 |
|---|---|---|
| WAKEUP_OUT | 上拉 | 睡眠控制。低电平为睡眠状态，高电平为唤醒状态 |
| r | 串联 2.2Ω 电阻 | USB HS/FS/LS 模式的数据输入/输出 |
| PCIE_HOST4_DP | 串联 2.2Ω 电阻 | （同上） |
| 4G_RESET | 上拉 | 模块复位信号 |
PCB 设计说明：
USB 2.0 走线说明
| 参数 | 要求 |
|---|---|
| USB 2.0 走线阻抗 | 差分 90Ω ±10% |
| 差分对内最大走线长度差（Skew） | < 20mil |
| 走线长度 | < 6 英寸 |
| 各信号允许的过孔数量 | 建议不超过 4 个，最多不超过 6 个 |